雖然使用壽命可以長達(dá)50000小時(shí)以上，但LED對于溫度和電過應(yīng)力十分敏感，而且它們的動(dòng)態(tài)阻抗特性經(jīng)常會(huì)給開關(guān)穩(wěn)壓器組件的選擇和控制環(huán)路的設(shè)計(jì)提出難題。這份操作說明書中對這些選擇和設(shè)計(jì)難題進(jìn)行了說明。按照這種方法開發(fā)出了圖4中顯示的電路仿真來分析LED驅(qū)動(dòng)器/保護(hù)電路的復(fù)雜程度，并在各種不同的工作條件下預(yù)測電路運(yùn)行方式。
為這項(xiàng)分析所選擇的PWM控制器具有一個(gè)0.26V的反饋基準(zhǔn)電壓。所以，LED電流為1A時(shí)，LED感測電阻器的功率耗散只有0.26W。由于CSM具有值為50的增益，就需要一個(gè)小很多的感測電阻器來感測輸出電流。當(dāng)流經(jīng)CSM分流電阻器的電流超過CSM感測電阻器設(shè)定的限值時(shí)，CSM增益和比較器閥值 （R， R），PMOS導(dǎo)通晶體管中斷負(fù)載電流—從而發(fā)揮電子斷路器的作用。
可通過將RESET引腳切換為低電平來復(fù)位鎖存輸出。然而，考慮到這篇文章的目的，RESET已經(jīng)被禁用，以檢驗(yàn)響應(yīng)速度。響應(yīng)速度和峰值電流取決于很多變量。這些變量包括組件選擇、CSM帶寬、噪聲濾波器、輸出電容、FET選擇、和輸出升壓電感器。這些因素和在一起會(huì)影響轉(zhuǎn)換器的輸出阻抗。為了準(zhǔn)確評(píng)估運(yùn)行方式，我們曾以50ns的最大時(shí)間步進(jìn)和設(shè)定為0.001%的直流相對容限運(yùn)行仿真。此分析在TINA-TI，一款免費(fèi)的Berkeley SPICE 3f5兼容仿真器中運(yùn)行。工作頻率300kHz的升壓轉(zhuǎn)換器的5ms仿真在僅僅30秒以內(nèi)即可啟動(dòng)至穩(wěn)定狀態(tài)。
將CSM放置在何處
CSM可被放置在升壓轉(zhuǎn)換器的輸入或輸出上。在這個(gè)模擬中，CSM被放置在輸出上，它通過與輸出PMOS導(dǎo)通元件 （T5） 相并聯(lián)的10 mΩ分流電阻器來感測電流。根據(jù)CSM的放置位置，此電路可以防止內(nèi)部和/或外部短路情況。然而，CSM必須被設(shè)計(jì)成在所有工作條件下均具有足夠共模范圍 （CMR）。
如果放置在升壓轉(zhuǎn)換器的輸入上，可選擇具有較低CMR的CSM。然而，將CSM放置在輸出上可以避開升壓電感器，并且有助于加快對短路情況的反應(yīng)時(shí)間。無論將CSM放置在何處，都應(yīng)該使用一個(gè)RC濾波器來衰減那些會(huì)由于分流電阻器的突然di/dt事件而出現(xiàn)的噪聲和諧振振鈴。一個(gè)小型100電阻器和差分電容器可被置入比估計(jì)的分流器Lp/R時(shí)間常量大3倍的時(shí)間常量，其中Lp是寄生并聯(lián)電感。由于CSM的增益誤差和帶寬受到噪聲濾波器的負(fù)面影響，保持濾波器的低值很重要。
模擬結(jié)果
圖5展示了模擬結(jié)果。Vg是到PMOS FET的控制電壓，并在正常情況下被設(shè)定為-6V。需要根據(jù)FET的閥值電壓、柵極電荷、和飽和特性進(jìn)行優(yōu)化。最大限度地減小柵極上的電壓可以改進(jìn)反應(yīng)時(shí)間，并且應(yīng)該選擇上拉電阻器來盡可能地縮短中斷周期。需要注意的是，輸入電流和柵極電壓用高柵極電荷（紫色），和低柵極電荷（藍(lán)色）MOSFET顯示。
為這項(xiàng)分析所選擇的PWM控制器具有一個(gè)0.26V的反饋基準(zhǔn)電壓。所以，LED電流為1A時(shí)，LED感測電阻器的功率耗散只有0.26W。由于CSM具有值為50的增益，就需要一個(gè)小很多的感測電阻器來感測輸出電流。當(dāng)流經(jīng)CSM分流電阻器的電流超過CSM感測電阻器設(shè)定的限值時(shí)，CSM增益和比較器閥值 （R， R），PMOS導(dǎo)通晶體管中斷負(fù)載電流—從而發(fā)揮電子斷路器的作用。
可通過將RESET引腳切換為低電平來復(fù)位鎖存輸出。然而，考慮到這篇文章的目的，RESET已經(jīng)被禁用，以檢驗(yàn)響應(yīng)速度。響應(yīng)速度和峰值電流取決于很多變量。這些變量包括組件選擇、CSM帶寬、噪聲濾波器、輸出電容、FET選擇、和輸出升壓電感器。這些因素和在一起會(huì)影響轉(zhuǎn)換器的輸出阻抗。為了準(zhǔn)確評(píng)估運(yùn)行方式，我們曾以50ns的最大時(shí)間步進(jìn)和設(shè)定為0.001%的直流相對容限運(yùn)行仿真。此分析在TINA-TI，一款免費(fèi)的Berkeley SPICE 3f5兼容仿真器中運(yùn)行。工作頻率300kHz的升壓轉(zhuǎn)換器的5ms仿真在僅僅30秒以內(nèi)即可啟動(dòng)至穩(wěn)定狀態(tài)。
將CSM放置在何處
CSM可被放置在升壓轉(zhuǎn)換器的輸入或輸出上。在這個(gè)模擬中，CSM被放置在輸出上，它通過與輸出PMOS導(dǎo)通元件 （T5） 相并聯(lián)的10 mΩ分流電阻器來感測電流。根據(jù)CSM的放置位置，此電路可以防止內(nèi)部和/或外部短路情況。然而，CSM必須被設(shè)計(jì)成在所有工作條件下均具有足夠共模范圍 （CMR）。
如果放置在升壓轉(zhuǎn)換器的輸入上，可選擇具有較低CMR的CSM。然而，將CSM放置在輸出上可以避開升壓電感器，并且有助于加快對短路情況的反應(yīng)時(shí)間。無論將CSM放置在何處，都應(yīng)該使用一個(gè)RC濾波器來衰減那些會(huì)由于分流電阻器的突然di/dt事件而出現(xiàn)的噪聲和諧振振鈴。一個(gè)小型100電阻器和差分電容器可被置入比估計(jì)的分流器Lp/R時(shí)間常量大3倍的時(shí)間常量，其中Lp是寄生并聯(lián)電感。由于CSM的增益誤差和帶寬受到噪聲濾波器的負(fù)面影響，保持濾波器的低值很重要。
模擬結(jié)果
圖5展示了模擬結(jié)果。Vg是到PMOS FET的控制電壓，并在正常情況下被設(shè)定為-6V。需要根據(jù)FET的閥值電壓、柵極電荷、和飽和特性進(jìn)行優(yōu)化。最大限度地減小柵極上的電壓可以改進(jìn)反應(yīng)時(shí)間，并且應(yīng)該選擇上拉電阻器來盡可能地縮短中斷周期。需要注意的是，輸入電流和柵極電壓用高柵極電荷（紫色），和低柵極電荷（藍(lán)色）MOSFET顯示。
