在總線通信中，總線設(shè)備中的MCU需要連接一個(gè)總線收發(fā)器接入到總線網(wǎng)絡(luò)中，如果MCU的供電電壓與收發(fā)器電壓不匹配時(shí)，會(huì)出現(xiàn)什么情況？本文將以CAN總線為例從接口電平的角度為你解析電平匹配的重要性。

CMOS電平

現(xiàn)大部分?jǐn)?shù)字集成電路采用的是CMOS工藝，其接口的電平大致符合如下定義：

VIL<0.3Vcc；VIH>0.7Vcc；

VOL<0.1Vcc；VOH>0.9Vcc。

以常見的5V、3.3V系統(tǒng)為例，相應(yīng)的接口參數(shù)如表1。

表1不同供電下的電平要求

注：表中數(shù)據(jù)僅為計(jì)算參考值，器件實(shí)際參數(shù)需參考相應(yīng)的數(shù)據(jù)手冊(cè)。

電平不匹配

為了確保兩個(gè)器件的信號(hào)可靠傳輸，必須保證：

驅(qū)動(dòng)器輸出的VOH(MIN)必須高于接收器輸入的VIH(MIN)。

驅(qū)動(dòng)器輸出的VOL(MAX)必須低于接收器輸入的VIL(MAX)。

驅(qū)動(dòng)器輸出的輸出電壓不得超過接收器輸入的I/O電壓容差。

當(dāng)兩個(gè)CMOS器件連接在一起時(shí)，若供電電壓一致，信號(hào)傳輸不存在問題。若兩個(gè)器件供電電壓不一致，則會(huì)存在電平不匹配問題。

以3.3V器件與5V器件連接為例，會(huì)出現(xiàn)以下兩個(gè)問題：