長期以來，在摩爾定律的驅(qū)動(dòng)下，晶圓代工廠一直緊追芯片制程工藝一路向前。時(shí)至今日，這場決賽的最后僅剩臺(tái)積電、三星和英特爾，在先進(jìn)制程節(jié)點(diǎn)展開肉搏。

近年來，在人工智能、移動(dòng)和高性能計(jì)算應(yīng)用的驅(qū)動(dòng)下，半導(dǎo)體市場逐漸復(fù)蘇，市場對(duì)于先進(jìn)制程產(chǎn)能的需求非常旺盛。據(jù)數(shù)據(jù)預(yù)測(cè)，全球芯片制造產(chǎn)能中，10nm以下制程占比將會(huì)大幅提升，將由2021年的16%上升至2024年近30%。

另一方面，瞄準(zhǔn)先進(jìn)制程的幾大巨頭間的競爭也十分激烈，都意在通過展示綜合實(shí)力獲得更多市場份額。

在這場晶圓代工行業(yè)的反擊和保衛(wèi)戰(zhàn)中，臺(tái)積電、三星和英特爾都在不斷創(chuàng)新，爭奪制程技術(shù)的領(lǐng)先地位。臺(tái)積電會(huì)繼續(xù)“封神”嗎？多面出擊的三星和英特爾，又將奪得幾杯羹？

臺(tái)積電披露工藝路線與前景展望

作為半導(dǎo)體行業(yè)的領(lǐng)導(dǎo)者，臺(tái)積電在過去的30多年中立下赫赫戰(zhàn)功，成為世界第一大芯片代工企業(yè)。

在半導(dǎo)體科技的快速演進(jìn)中，臺(tái)積電一直是全球先進(jìn)制程技術(shù)的引領(lǐng)者。

臺(tái)積電工藝路線圖披露

近期，臺(tái)積電又宣布了一系列雄心勃勃的工藝路線圖更新，預(yù)示著半導(dǎo)體制造即將邁入一個(gè)前所未有的時(shí)代——?ngstr?m級(jí)工藝節(jié)點(diǎn)到來。

根據(jù)其工藝路線圖顯示，在2025年至2026年間，臺(tái)積電即將推出的幾項(xiàng)關(guān)鍵工藝技術(shù)，包括N3X、N2、N2P，以及革命性的A16工藝，揭示它們?nèi)绾瓮苿?dòng)技術(shù)邊界，以及這些進(jìn)步對(duì)電子產(chǎn)品性能、能耗和未來技術(shù)發(fā)展的影響。

臺(tái)積電工藝路線圖

N3P：作為N3工藝的增強(qiáng)版，N3P在性能、功耗和密度方面進(jìn)一步優(yōu)化，為客戶提供更多選擇。

N3X：面向極致性能的3納米級(jí)工藝，通過降低電壓至0.9V，在相同頻率下能實(shí)現(xiàn)7%的功耗降低，同時(shí)在相同面積下提升5%的性能或增加約10%的晶體管密度。

N2：臺(tái)積電首個(gè)采用全柵（GAA）納米片晶體管技術(shù)的節(jié)點(diǎn)，GAA晶體管通過環(huán)繞溝道四周的柵極提高了對(duì)電流的控制能力，從而顯著提升PPA特性，相較于N3E有明顯進(jìn)步，N2可使功耗降低25%-30%，性能提升10%-15%，晶體管密度增加15%。

N2P：N2的性能增強(qiáng)版本，進(jìn)一步優(yōu)化功耗和性能，在相同晶體管數(shù)量和頻率下，N2P預(yù)計(jì)能降低5%-10%的功耗，同時(shí)提升5%-10%的性能。適合對(duì)這兩方面都有較高要求的應(yīng)用。

A16：臺(tái)積電的A16工藝首次引入背面供電網(wǎng)絡(luò)技術(shù)（BSPDN），這一創(chuàng)新直接將電源供應(yīng)集成到晶體管的背面，極大地提升了電力傳輸效率和晶體管密度；同時(shí)結(jié)合GAAFET納米片晶體管，目標(biāo)是在性能和能效上有顯著提升。A16將成為首個(gè)“埃級(jí)”工藝節(jié)點(diǎn)，標(biāo)志著半導(dǎo)體制造進(jìn)入一個(gè)新的時(shí)代。

與N2P相比，A16在相同電壓和復(fù)雜度下，預(yù)計(jì)性能提升8%-10%，功耗降低15%-20%，芯片密度提升了1.1倍。這一技術(shù)的引入，將為高性能計(jì)算產(chǎn)品，尤其是那些對(duì)能源效率和信號(hào)路徑有極高要求的應(yīng)用，開啟新的可能性。

綜合來看，臺(tái)積電這一系列工藝技術(shù)創(chuàng)新不僅展示了其在半導(dǎo)體制造領(lǐng)域的持續(xù)領(lǐng)導(dǎo)力，更為未來電子產(chǎn)品的性能升級(jí)、能源效率提升以及更廣泛的技術(shù)革新奠定了堅(jiān)實(shí)基礎(chǔ)。尤其是隨著“?！奔?jí)工藝節(jié)點(diǎn)的到來，半導(dǎo)體行業(yè)正步入一個(gè)充滿挑戰(zhàn)與機(jī)遇的新時(shí)代。

另外，據(jù)了解臺(tái)積電的A16制程不依賴于最新的High-NA EUV技術(shù)，這使得成本更具競爭力，也符合了當(dāng)前AI芯片公司對(duì)設(shè)計(jì)最佳化的迫切需求。

還值得關(guān)注的是，臺(tái)積電整個(gè)N2系列將增加全新的NanoFlex功能，該功能允許芯片設(shè)計(jì)人員在同一塊設(shè)計(jì)中混合和匹配來自不同庫的單元，以優(yōu)化芯片的性能、功率和面積 (PPA)。