長期以來，在摩爾定律的驅動下，晶圓代工廠一直緊追芯片制程工藝一路向前。時至今日，這場決賽的最后僅剩臺積電、三星和英特爾，在先進制程節(jié)點展開肉搏。

近年來，在人工智能、移動和高性能計算應用的驅動下，半導體市場逐漸復蘇，市場對于先進制程產能的需求非常旺盛。據數據預測，全球芯片制造產能中，10nm以下制程占比將會大幅提升，將由2021年的16%上升至2024年近30%。

另一方面，瞄準先進制程的幾大巨頭間的競爭也十分激烈，都意在通過展示綜合實力獲得更多市場份額。

在這場晶圓代工行業(yè)的反擊和保衛(wèi)戰(zhàn)中，臺積電、三星和英特爾都在不斷創(chuàng)新，爭奪制程技術的領先地位。臺積電會繼續(xù)“封神”嗎？多面出擊的三星和英特爾，又將奪得幾杯羹？

臺積電披露工藝路線與前景展望

作為半導體行業(yè)的領導者，臺積電在過去的30多年中立下赫赫戰(zhàn)功，成為世界第一大芯片代工企業(yè)。

在半導體科技的快速演進中，臺積電一直是全球先進制程技術的引領者。

臺積電工藝路線圖披露

近期，臺積電又宣布了一系列雄心勃勃的工藝路線圖更新，預示著半導體制造即將邁入一個前所未有的時代——?ngstr?m級工藝節(jié)點到來。

根據其工藝路線圖顯示，在2025年至2026年間，臺積電即將推出的幾項關鍵工藝技術，包括N3X、N2、N2P，以及革命性的A16工藝，揭示它們如何推動技術邊界，以及這些進步對電子產品性能、能耗和未來技術發(fā)展的影響。

臺積電工藝路線圖

N3P：作為N3工藝的增強版，N3P在性能、功耗和密度方面進一步優(yōu)化，為客戶提供更多選擇。

N3X：面向極致性能的3納米級工藝，通過降低電壓至0.9V，在相同頻率下能實現(xiàn)7%的功耗降低，同時在相同面積下提升5%的性能或增加約10%的晶體管密度。

N2：臺積電首個采用全柵（GAA）納米片晶體管技術的節(jié)點，GAA晶體管通過環(huán)繞溝道四周的柵極提高了對電流的控制能力，從而顯著提升PPA特性，相較于N3E有明顯進步，N2可使功耗降低25%-30%，性能提升10%-15%，晶體管密度增加15%。

N2P：N2的性能增強版本，進一步優(yōu)化功耗和性能，在相同晶體管數量和頻率下，N2P預計能降低5%-10%的功耗，同時提升5%-10%的性能。適合對這兩方面都有較高要求的應用。

A16：臺積電的A16工藝首次引入背面供電網絡技術（BSPDN），這一創(chuàng)新直接將電源供應集成到晶體管的背面，極大地提升了電力傳輸效率和晶體管密度；同時結合GAAFET納米片晶體管，目標是在性能和能效上有顯著提升。A16將成為首個“埃級”工藝節(jié)點，標志著半導體制造進入一個新的時代。

與N2P相比，A16在相同電壓和復雜度下，預計性能提升8%-10%，功耗降低15%-20%，芯片密度提升了1.1倍。這一技術的引入，將為高性能計算產品，尤其是那些對能源效率和信號路徑有極高要求的應用，開啟新的可能性。

綜合來看，臺積電這一系列工藝技術創(chuàng)新不僅展示了其在半導體制造領域的持續(xù)領導力，更為未來電子產品的性能升級、能源效率提升以及更廣泛的技術革新奠定了堅實基礎。尤其是隨著“埃”級工藝節(jié)點的到來，半導體行業(yè)正步入一個充滿挑戰(zhàn)與機遇的新時代。

另外，據了解臺積電的A16制程不依賴于最新的High-NA EUV技術，這使得成本更具競爭力，也符合了當前AI芯片公司對設計最佳化的迫切需求。

還值得關注的是，臺積電整個N2系列將增加全新的NanoFlex功能，該功能允許芯片設計人員在同一塊設計中混合和匹配來自不同庫的單元，以優(yōu)化芯片的性能、功率和面積 (PPA)。