8月14日，記者從復(fù)旦大學(xué)微電子學(xué)院官方微信公眾號(hào)獲悉，復(fù)旦大學(xué)周鵬-劉春森團(tuán)隊(duì)開發(fā)了一種二維超快閃存的規(guī)模集成工藝，將推動(dòng)超快顛覆性閃存技術(shù)的產(chǎn)業(yè)化應(yīng)用進(jìn)程。相關(guān)成果以《二維超快閃存的規(guī)模集成工藝》（“A scalable integration process for ultrafast two-dimensional flash memory”）為題發(fā)表于國(guó)際頂尖期刊《自然-電子學(xué)》（Nature Electronics）。
數(shù)據(jù)驅(qū)動(dòng)的計(jì)算高度依賴于內(nèi)存性能。閃存是目前占主導(dǎo)地位的非易失性存儲(chǔ)技術(shù)。但在速度方面受到限制。
復(fù)旦大學(xué)微電子學(xué)院副院長(zhǎng)、教授周鵬在接受《中國(guó)電子報(bào)》記者采訪時(shí)介紹了從事該研究成果的原因：當(dāng)前閃存提高性能的方式很單一，基本上都是通過擴(kuò)大規(guī)模、提高堆疊層數(shù)來實(shí)現(xiàn)，但應(yīng)用的底層技術(shù)本身速度慢、能耗高的問題始終沒有解決。該團(tuán)隊(duì)所做的工作，就是嘗試通過新的技術(shù)、新的結(jié)構(gòu)、新的材料解決上述問題。
團(tuán)隊(duì)成員（受訪人供圖）
當(dāng)前主流非易失閃存的編程速度在百微秒級(jí)。該團(tuán)隊(duì)前期研究表明二維半導(dǎo)體結(jié)構(gòu)能夠?qū)⑦@一速度提升一千倍以上。而此次研究成果的意義在于，進(jìn)一步證實(shí)了以二維材料生產(chǎn)超快閃存的產(chǎn)業(yè)化可能性，將極大地推動(dòng)超快顛覆性閃存技術(shù)的產(chǎn)業(yè)化應(yīng)用進(jìn)程。
而此次研究成果中，該團(tuán)隊(duì)開發(fā)了超界面工程技術(shù)，在規(guī)?；S閃存中實(shí)現(xiàn)了具備原子級(jí)平整度的異質(zhì)界面，證實(shí)了二維閃存在1Kb存儲(chǔ)規(guī)模中，納秒級(jí)非易失編程速度下良率高達(dá)98%，這一良率已高于國(guó)際半導(dǎo)體技術(shù)路線圖對(duì)閃存制造89.5%的良率要求。
同時(shí)，研究團(tuán)隊(duì)研發(fā)了不依賴先進(jìn)光刻設(shè)備的自對(duì)準(zhǔn)工藝，結(jié)合原始創(chuàng)新的超快存儲(chǔ)疊層電場(chǎng)設(shè)計(jì)理論，成功研發(fā)出溝道長(zhǎng)度為8納米的超快閃存器件，是當(dāng)前國(guó)際最短溝道閃存器件，并突破了硅基閃存物理尺寸極限（約15納米）。在原子級(jí)薄層溝道支持下，這一超小尺寸器件具備20納秒超快編程、10年非易失、十萬次循環(huán)壽命和多態(tài)存儲(chǔ)性能。
“此次成果一方面證明我們開發(fā)的新材料是能做到集成的。”周鵬說，“另一方面實(shí)現(xiàn)了相較于當(dāng)前集成電路晶體管的體積壓縮。我們能夠生產(chǎn)更小的閃存器件，其集成密度相應(yīng)地就能做得更高。從而在產(chǎn)業(yè)界以堆疊提升閃存性能之外開拓了新的思路?！?
周鵬在接受《中國(guó)電子報(bào)》記者采訪時(shí)還表示，此次研究成果中溝道長(zhǎng)度為8納米的超快閃存器件研發(fā)過程沒有使用先進(jìn)光刻設(shè)備，此次成果驗(yàn)證的是最小的單器件工藝，這是大批量生產(chǎn)的起點(diǎn)。但該技術(shù)能否實(shí)現(xiàn)大規(guī)模生產(chǎn)所需的技術(shù)復(fù)制，還需要與產(chǎn)業(yè)界共同進(jìn)行后續(xù)驗(yàn)證工作。
又訊，8月13日，記者從北京大學(xué)集成電路學(xué)院官微平臺(tái)獲悉，北京大學(xué)黃如-楊玉超課題組在憶阻器存算一體通用伊辛機(jī)芯片研究中取得新突破。
據(jù)了解，北京大學(xué)集成電路學(xué)院/集成電路高精尖創(chuàng)新中心黃如院士-楊玉超教授課題組與北方集成電路技術(shù)創(chuàng)新中心（北京）有限公司合作，基于自主研發(fā)的先進(jìn)憶阻器集成工藝，設(shè)計(jì)研制了高能效存內(nèi)伊辛計(jì)算芯片，并利用獨(dú)創(chuàng)的數(shù)據(jù)映射方法完成了對(duì)任意伊辛圖的組合優(yōu)化問題求解。該工作開創(chuàng)了伊辛計(jì)算芯片的新范式，在伊辛機(jī)的實(shí)際應(yīng)用方面實(shí)現(xiàn)了突破，為伊辛機(jī)芯片的實(shí)用化奠定了重要基礎(chǔ)。相關(guān)研究成果已在線發(fā)表于《自然-電子》（Nature Electronics）雜志。
伊辛機(jī)是一種用于求解組合優(yōu)化問題的退火處理器。它通過在芯片中模擬伊辛圖所代表的物理模型演化來實(shí)現(xiàn)對(duì)于組合優(yōu)化問題的求解。目前，大多伊辛機(jī)都利用芯片上固定的電路結(jié)構(gòu)代表伊辛圖中的自旋節(jié)點(diǎn)。現(xiàn)有研究缺乏針對(duì)任意伊辛圖結(jié)構(gòu)的通用處理技術(shù)，這限制了伊辛機(jī)進(jìn)一步應(yīng)用于更通用的組合優(yōu)化問題求解。
針對(duì)上述關(guān)鍵難題，黃如院士-楊玉超教授課題組首次提出了一種基于存內(nèi)計(jì)算、以連接為中心的通用伊辛機(jī)。該工作首次實(shí)現(xiàn)了能夠處理任意伊辛圖結(jié)構(gòu)的通用伊辛機(jī)。
據(jù)了解，黃如院士-楊玉超教授課題組與北方集成電路技術(shù)創(chuàng)新中心合作開發(fā)了40nm制程嵌入式憶阻器工藝，并設(shè)計(jì)研發(fā)了基于該工藝的憶阻器芯片。利用該芯片的伊辛機(jī)在最大割問題求解中相比于GPU可以達(dá)到4.56-7.32倍加速，在圖著色問題求解中達(dá)到442-1450倍加速，在能效方面相比通用GPU可以實(shí)現(xiàn)4.1X105–6.0105倍提升。
