使用基于示波器的解決方案測試電源和信號完整性有一些測試挑戰(zhàn)，如何解決這些測試挑戰(zhàn)以獲得最佳性能？我們將在這里討論其中的五個問題。

什么是電源和信號完整性？

首先讓我們定義下什么是電源和信號完整性。

信號完整性

信號完整性(SI)分析集中在發(fā)射機、參考時鐘、信道和接收機在誤碼率(BER)方面的性能。電源完整性(PI)側重于電源分配網絡 (PDN) 提供恒定、干凈的電源和低阻抗返回路徑的技術。SI和PI具有廣泛的相互依賴性。PDN會引起噪聲和抖動。電路設計和元件-- 芯片封裝、引腳、導線、過孔、連接器--會影響PDN的阻抗，從而影響供電質量。

我們知道，從電源引入噪聲和抖動會導致高速串行網絡中的誤碼率，至少會降低嵌入式系統(tǒng)的效率。在最壞的情況下，可能會導致在關鍵任務環(huán)境中出現錯誤比特或錯誤的數據。

電源完整性

電源完整性不僅僅是將電壓保持在適當的范圍內。電源完整性是保證應用于電路或設備的電源適合電路或設備的預期性能。其目的是保持從供電到耗電的電能質量。實現可接受的電源完整性意味著噪聲水平在規(guī)定的允許范圍內。

隨著電氣元件被要求在更小的電路板上執(zhí)行更多的功能，這一點變得越來越重要。隨著尺寸的不斷縮小和復雜性的增加，嵌入式系統(tǒng)越來越接近電源輸送路徑或電源完整性組件。

在測試和分析電源完整性和信號完整性的過程中，攻克一些需要解決的關鍵問題是非常重要的。接下來我們進入正題，如何解決以下五大問題？

1、濾掉AC-DC電源轉換中的紋波

在這里，設計人員需要最佳的電源質量，確保包含的任何一種開關紋波都不會被漏到下游--同時保持高效率。設計人員必須確保高效率/低噪聲的直流轉換，為整個電源分配網絡 (PDN)供電，確保電源噪聲 (PSN)保持在最低限度。

2、DC-DC電源轉換

在電源的這一階段，設計人員要向最后級或負載點 (POL) 元件提供電源。其中最敏感的電源包括高速ADC轉換器、FPGA內核和數字信號處理器（DSP）的電源。一個嵌入式設計可能會有1000多個電壓和接地平面，以便在元件間傳遞功率。處理不同電壓水平下的不同負載也是一個挑戰(zhàn)。

3、測量系統(tǒng)對結果的影響

這包括正在使用的范圍，不同的測量方法，探頭，以及任何在探針尖前使用的適配器。了解這些是非常重要的，這樣就可以知道它們對測量的影響。

其中一個例子是增加任何探頭引線，都會降低測量系統(tǒng)的總帶寬。探針連接的便利性與性能之間有一定權衡，所以了解任何連接器的帶寬和共模抑制很重要。

4、信號完整性與電源完整性

由于電源完整性和信號完整性都會相互影響，因此了解它們相互之間是如何影響的，對于測量來說至關重要。其中一個的噪聲會影響另一個，你需要了解這些測量之間的差異，以確定噪聲源的根本原因。設計人員需要在時域和頻域內對敏感電源上的紋波進行關聯。

5、器件在整個頻率范圍內的響應

所有的器件都會在一個頻率范圍內變化，了解阻抗以及電源下的元件在該頻率范圍內的變化是很重要的。它決定了保持電源所需的基本諧振頻率。