圖6    PLL相位噪聲仿真結果

測試結果

1.跳頻時間測試

常溫測試時，當環(huán)路處于寬帶模式時，鎖定時間約為15 μs，切換到窄帶時，還需要重新入鎖調(diào)整階段，約為17 μs，整個鎖定過程約有32 μs。高低溫工作時，由于環(huán)路的電容值和電阻值的改變，導致全溫范圍下約有5 μs的改變。最終，在全溫范圍下最大跳頻時間為37 μs。

2.雜散抑制測試

用頻譜儀對頻率源輸出信號進行測試，近端雜散抑制測試結果如圖7（a）所示。由圖7可得，在500 kHz帶寬內(nèi)，雜散抑制可達85 dBc，證明DDS激勵信號譜線比較干凈。在偏離主頻200 kHz左右處有毛刺出現(xiàn)，這是電源處理不干凈引入的雜散。

遠端雜散抑制測試結果如圖7（b）所示。由圖可見在偏離主頻100 MHz左右有抑制為69 dB的雜波。這個雜波是由于鑒相泄漏引入的，主要原因是VCO和鑒相器反饋端之間的隔離度不足夠高。

（a）PLL近端雜散抑制測試結果

（b）PLL遠端雜散抑制測試結果

圖7    PLL雜散抑制測試結果

3.相位噪聲測試

頻率源輸出信號相位噪聲測試結果如圖8所示。由圖8可得實測結果劣于仿真結果，這是由于仿真圖是在理想條件下得到的，實際電路中阻容元器件會引入熱噪聲，電磁兼容設計缺陷會使環(huán)路受到干擾，電源噪聲也會串擾整個電路，使相位噪聲惡化。

本次設計對常規(guī)DDS驅動PLL方式進行改進，采用變帶寬環(huán)路濾波器設計，使頻率源輸出信號實現(xiàn)了捷變頻、高雜散抑制、低相位噪聲。頻率源輸出信號相位噪聲和雜散抑制未達到最理想化，通過對電磁兼容設計進行改進和加強電源處理，可使測試結果進一步優(yōu)化。本設計提出了一種新的設計頻率源思路，對其他頻率源的設計具有一定的實際參考價值。

參考文獻：

[1] 白居憲. 低噪聲頻率合成[M]. 西安: 西安交通大學出版社, 1995.

[2] 高玉良. 現(xiàn)代頻率合成與控制技術[M]. 北京: 航空工業(yè)出版社, 2002.

[3] 王福昌,魯昆生. 鎖相技術[M]. 武漢: 華中科技大學出版社, 1997.

[4] Analog Devices Inc. 1 GSPS Direct Digital Synthesizer With 14-bit DAC AD9912 Data

Sheet[Z]. 2012.

[5] Analog Devices Inc. Low Phase Noise, Fast Settling PLL Frequency Synthesizer ADF4193 Data Sheet[Z]. 2012.

[6] 徐興福. ADS2011射頻電路設計與仿真實例[M]. 北京: 電子工業(yè)出版社, 2014.

[7] 張建斌. 鎖相與頻率合成[M]. 北京: 科學出版社, 2011.

[8] Analog Devices Inc. A Technical Tutorial on Digital Signal Synthesis[Z]. 2012.

[9] 彭志華,周存麒. C波段低相噪頻率合成器設計[J]. 無線電工程, 2012(3): 44-46.

[10] Analog Devices Inc. Microwave CorporationHMC698LP5E Datasheet[Z]. 2012.

[11] 徐建華,陳靜,丁海春. 低相噪捷變頻毫米波頻率源的研制[J]. 固體電子學研究與進展, 2016(8): 274-278.

作者簡介

龐春輝：工程師，現(xiàn)任職于中國電子科技集團公司第十三研究所，主要從事微波電路研究工作。

作者：龐春輝   來源：《移動通信》2018年2月