圖10.無濾波的輸出雜散

像對(duì)待接收通道一樣，發(fā)射側(cè)也可以生成混頻器圖表。示例如圖10所示。在此圖中，最大雜散是鏡像和LO頻率，利用混頻器之后的帶通濾波器可將其降到所需水平。在FDD系統(tǒng)中，雜散輸出可能會(huì)使鄰近接收機(jī)降敏，帶內(nèi)雜散會(huì)帶來問題，這種情況下IF調(diào)諧的靈活性便很有用。在圖10所示例子中，如果使用5.1 GHz的靜態(tài)IF，發(fā)射機(jī)輸出端會(huì)存在一個(gè)接近15.2 GHz的交越雜散。通過將14 GHz調(diào)諧頻率時(shí)的IF調(diào)整到4.3 GHz，便可避開該交越雜散，如圖11所示。

圖11.靜態(tài)IF引起交越雜散（上），利用IF調(diào)諧避開交越雜散（下）

設(shè)計(jì)示例——寬帶FDD系統(tǒng)

為了展示這種架構(gòu)能夠?qū)崿F(xiàn)的性能，我們利用ADI公司成品器件構(gòu)建了一個(gè)接收機(jī)和發(fā)射機(jī)FDD系統(tǒng)原型，其接收頻段的工作頻率范圍配置為12 GHz至16 GHz，發(fā)射頻率的工作頻率范圍為8 GHz至12 GHz。使用5.1 GHz的IF來收集性能數(shù)據(jù)。接收通道的LO范圍設(shè)置為17.1 GHz至21.1 GHz，發(fā)射通道的LO范圍設(shè)置為13.1 GHz至17.1 GHz。原型的功能框圖如圖12所示。在該圖中，X和Ku變頻器板顯示在左側(cè)，AD9371評(píng)估板顯示在右側(cè)。

圖12.X和Ku波段Rx Tx FDD原型系統(tǒng)功能框圖

增益、噪聲系數(shù)和IIP3數(shù)據(jù)在接收下變頻器上收集，顯示于圖13（上）中。整體而言，增益約為20 dB，NF約為6 dB，IIP3約為–2 dBm。利用均衡器可實(shí)現(xiàn)額外的增益調(diào)整，或者利用AD9371中的可變衰減器執(zhí)行增益校準(zhǔn)。

同時(shí)也測量了發(fā)射上變頻器，并記錄其增益、P1dB和OIP3。此數(shù)據(jù)與頻率的關(guān)系顯示于圖13（下）。增益約為27 dB，P1 dB約為22 dBm，OIP3約為32 dBm。

圖13.Ku波段Rx數(shù)據(jù)（上），X波段Tx數(shù)據(jù)（下）

當(dāng)此板與集成收發(fā)器一起使用時(shí)，接收和發(fā)射的總體特性如表3所示。

表3.系統(tǒng)總體性能表

總的來說，接收機(jī)性能與超外差架構(gòu)相當(dāng)，而功耗大大降低。等效超外差設(shè)計(jì)的接收機(jī)鏈功耗會(huì)高于5 W。此外，原型板的建造并未以縮小尺寸為優(yōu)先目標(biāo)。利用適當(dāng)?shù)腜CB布局技巧，并將AD9371集成到與下變頻器相同的PCB上，采用這種架構(gòu)的解決方案總尺寸可縮小到僅4到6平方英寸，顯著小于需要近8到10平方英寸的等效超外差解決方案。此外，利用多芯片模塊(MCM)或系統(tǒng)化封裝(SiP)等技術(shù)可進(jìn)一步縮小尺寸。這些先進(jìn)技術(shù)可將尺寸縮小到2至3平方英寸。

結(jié)語

本文介紹了一種切實(shí)可行的架構(gòu)——高中頻架構(gòu)，它可替代傳統(tǒng)方法，大幅改進(jìn)SWaP。文中簡要說明了超外差架構(gòu)以及接收機(jī)設(shè)計(jì)的重要規(guī)格。然后介紹高中頻架構(gòu)，并闡釋其在濾波要求和集成度（可減少器件總數(shù)）方面的優(yōu)勢。我們?cè)敿?xì)說明了如何制定頻率規(guī)劃，以及如何利用可調(diào)諧IF來避開接收機(jī)上的干擾信號(hào)。在發(fā)射方面，其目標(biāo)是降低輸出雜散，我們提出了一種避開帶內(nèi)雜散的辦法，以及預(yù)測所有可能存在的輸出雜散產(chǎn)物的方法。

這種架構(gòu)的實(shí)現(xiàn)得益于近年來集成式直接變頻接收機(jī)的迅猛發(fā)展。隨著AD9371的誕生，通過高級(jí)校準(zhǔn)和高集成度可實(shí)現(xiàn)更高的性能。這種架構(gòu)在未來的低SWaP市場會(huì)變得特別重要。