CMOS圖像傳感器技術(shù)演進(jìn)路線從前照式（FSI）、背照式（BSI）到堆棧式，背照式技術(shù)正逐漸成為中高端CMOS圖像傳感器主流技術(shù)。
背照式CMOS圖像傳感器是把光電二極管放到微透鏡、彩色濾波片下面，而原先的金屬布線層則放到了光電二極管之后。相比前照式CMOS圖像傳感器，這種結(jié)構(gòu)不僅增加了單位像素獲得的光量，還有效抑制了光線入射角變化引起的感光度下降。但是，背照式CMOS圖像傳感器的制造工藝涉及晶圓的正面和背面，比前照式CMOS圖像傳感器復(fù)雜，帶來(lái)的可靠性退化問(wèn)題一直無(wú)法完全避免。
上圖中，圖（a）和圖（b）：分別為前照式CMOS圖像傳感器和背照式CMOS圖像傳感器結(jié)構(gòu)；圖（c）：前照式和背照式CMOS圖像傳感器制造工藝流程對(duì)比
近期，意大利晶圓代工廠LFoundry和意大利羅馬大學(xué)（Sapienza University of Rome）在IEEE Journal of the Electron Devices Society期刊上發(fā)表一篇論文《背照式CMOS圖像傳感器性能和可靠性退化》（Performance and reliability degradation of CMOS Image Sensors in Back-Side Illuminated configuration）指出，在特定的失效模式下，前照式CMOS圖像傳感器的壽命是背照式CMOS圖像傳感器的150~1000倍。當(dāng)然，可能還有許多其它失效因素掩蓋了這一巨大差異。
文中介紹了背照式CMOS圖像傳感器晶圓級(jí)可靠性專用測(cè)試結(jié)構(gòu)（設(shè)計(jì)在管芯劃片槽內(nèi)）的系統(tǒng)特性。在工藝流程的不同步驟進(jìn)行噪聲和電學(xué)測(cè)量，結(jié)果明確表明背照式CMOS圖像傳感器制造工藝的晶圓倒裝、鍵合、減薄和通孔（VIA）開(kāi)孔等步驟會(huì)導(dǎo)致類似氧化物供體的邊界陷阱的形成。相對(duì)于傳統(tǒng)的前照式CMOS圖像傳感器，這些陷阱的存在會(huì)導(dǎo)致晶體管電性能下降，改變氧化層電場(chǎng)和平帶電壓，對(duì)可靠性產(chǎn)生嚴(yán)重影響。TDDB（時(shí)間相關(guān)介質(zhì)擊穿）和NBTI（負(fù)壓偏置下的溫度不穩(wěn)定性）測(cè)量結(jié)果證明了邊界陷阱對(duì)壽命的影響。
在背照式CMOS圖像傳感器劃片槽內(nèi)設(shè)計(jì)的晶體管（Tx）位置示意圖
TDDB測(cè)試溫度為125℃，在N溝道晶體管柵極施加+7V ~ +7.6V的應(yīng)力電壓Vstress。在每個(gè)Vstress條件下均測(cè)試了多個(gè)樣本，依據(jù)標(biāo)準(zhǔn)JEDEC JESD92定義的三個(gè)標(biāo)準(zhǔn)測(cè)得時(shí)變擊穿（the time-to-breakdown）數(shù)值。對(duì)于每種應(yīng)力條件，時(shí)變擊穿數(shù)值的韋伯分布給出了相應(yīng)的失效時(shí)間（TTF），失效時(shí)間與應(yīng)力電壓分布采用對(duì)數(shù)-對(duì)數(shù)標(biāo)度，在柵極工作電壓下的壽命用冪律模型（E模型）推斷。
NBTI測(cè)量溫度為125℃，在P溝道晶體管柵極施加的Vstress為-3V ~ -4V，并測(cè)試了幾個(gè)晶體管。依據(jù)標(biāo)準(zhǔn)JEDEC JESD90，壽命定義為使額定閾值電壓VT改變10%所需的應(yīng)力時(shí)間。VT變化值與應(yīng)力時(shí)間的關(guān)系遵循冪律模型，可以推斷出柵極工作電壓下的壽命。
噪聲和電荷泵浦測(cè)量結(jié)果表明，在背照式CMOS圖像傳感器柵極氧化層中存在類似供體的邊界陷阱，不會(huì)出現(xiàn)在前照式傳感器中。陷阱密度隨著與界面的距離呈指數(shù)變化，當(dāng)距離為1.8 nm時(shí)陷阱密度達(dá)2 x 101? cm?3。通過(guò)在不同制造工藝步驟進(jìn)行電學(xué)參數(shù)測(cè)量，可以發(fā)現(xiàn)，邊界陷阱產(chǎn)生于晶圓背面工藝中，包括晶圓倒裝、鍵合、減薄和通孔（VIA）開(kāi)孔。
圖a）：在背照式CMOS圖像傳感器工藝流程不同站點(diǎn)測(cè)量的ID-VG曲線，背面工藝后（紅色曲線）和背面工藝前（黑色曲線）；圖b）：用TCAD軟件模擬氧化層中分布有正電荷時(shí)的ID-VG曲線（紅色）和無(wú)正電荷時(shí)的ID-VG曲線（黑色）。
圖a）：在背照式CMOS圖像傳感器工藝流程不同站點(diǎn)測(cè)量的IG-VG曲線，背面工藝后（紅色曲線）和背面工藝前（黑色曲線）；圖b）：在VG為+ 1V時(shí)，電荷質(zhì)心位于距離硅/二氧化硅界面1.7 nm處的柵極能帶圖（紅線），無(wú)電荷時(shí)的柵極能帶圖（黑色）。
陷阱會(huì)改變背照式CMOS圖像傳感器的氧化層電場(chǎng)和平帶電壓，這個(gè)效果與在距離界面1.7 nm處施加了1.6 x 10?? C/cm2的正電荷一樣，從而改變了漏極和柵極電流曲線。
